Microsoft Maia 200 é lançado com ganho de eficiência de custo de 30%
A Microsoft revelou o Microsoft Maia 200 em 26 de janeiro de 2026, lançando seu mais recente acelerador de silício personalizado projetado especificamente para inferência de inteligência artificial. Fabricado em um processo de 3 nanômetros, o novo hardware impulsiona grandes modelos de linguagem nos datacenters do Azure. Para operadores corporativos que executam cargas de trabalho de IA generativa, o chip reduz despesas de hardware ao entregar um desempenho por dólar 30% melhor do que o hardware anterior de ponta na frota em nuvem da Microsoft.
O que a redução de custo do Azure Maia 200 significa para a infraestrutura em nuvem
A redução de custo do Azure Maia 200 proporciona aos clientes corporativos e serviços internos uma melhoria de 30% no desempenho por dólar em comparação com o hardware mais recente em operação nos datacenters da empresa. Projetado especificamente para otimizar a economia da geração de tokens de IA, o acelerador lida com cargas de trabalho exigentes de IA generativa nas plataformas em nuvem da Microsoft. O silício personalizado alimentará modelos de inteligência artificial, incluindo o GPT-5.2 da OpenAI, além de impulsionar serviços no Microsoft Foundry e no Microsoft 365 Copilot. Equipes internas também estão aproveitando o hardware. O grupo Microsoft Superintelligence usa o sistema para geração de dados sintéticos e aprendizado por reforço, acelerando a geração e filtragem de dados de treinamento específicos de domínio para o desenvolvimento de modelos subsequentes.
Detalhes técnicos e especificações do novo acelerador de inferência
As especificações do Microsoft Maia 200 apresentam um processo de fabricação TSMC de 3 nanômetros contendo mais de 140 bilhões de transistores operando dentro de um envelope de energia de projeto térmico de 750 watts. Projetado para computação de baixa precisão, cada chip oferece mais de 10 petaFLOPS de desempenho FP4 de precisão de 4 bits e mais de 5 petaFLOPS de desempenho FP8 de precisão de 8 bits. Para eliminar gargalos de transferência de dados, o subsistema de memória integra 216GB de memória HBM3e, oferecendo 7 TB/s de largura de banda junto com 272MB de SRAM no chip. A movimentação de dados é acelerada ainda mais por um motor de acesso direto à memória especializado e uma estrutura de rede no chip personalizada e adaptada para tipos de dados de precisão estreita.
Como a comparação Maia 200 vs Trainium 3 se sai nos benchmarks de hardware de IA
Nos benchmarks de desempenho, a comparação Maia 200 vs Trainium 3 mostra o chip da Microsoft oferecendo três vezes o rendimento computacional FP4 do acelerador de terceira geração da Amazon. O novo processador também atinge um desempenho computacional FP8 de precisão de 8 bits superior ao da unidade de processamento de tensor de sétima geração do Google. Segundo a Microsoft, esses resultados estabelecem o dispositivo como o silício próprio de maior desempenho implantado por qualquer provedor de nuvem em hiperescala. Ao adaptar os núcleos de computação e a hierarquia de memória especificamente para a geração de tokens, a arquitetura alcança uma utilização sustentada de hardware mais alta em implantações de modelos em grande escala.
Como a arquitetura do Maia 200 na TSMC 3nm se escala em datacenters
A arquitetura do Maia 200 na TSMC 3nm combina design de silício personalizado com uma rede de escala vertical de dois níveis construída em Ethernet padrão. Em vez de depender de estruturas de interconexão proprietárias, o sistema usa um protocolo de transporte personalizado e placas de interface de rede integradas para reduzir os custos gerais de implantação. Cada chip oferece 2.8 TB/s de largura de banda de escala vertical bidirecional dedicada. Dentro das gavetas de servidores, quatro aceleradores se conectam por meio de links diretos sem comutação para manter a comunicação de alta largura de banda local. A camada de transporte unificada permite o escalamento contínuo entre nós e racks até clusters de 6.144 chips. O hardware inicial está implantado na região de datacenter US Central, perto de Des Moines, Iowa, com expansão planejada a seguir para a região US West 3, perto de Phoenix, Arizona.
Como os desenvolvedores programam cargas de trabalho de inferência no chip personalizado de IA da Microsoft
Os desenvolvedores otimizam a inferência no chip personalizado de IA da Microsoft usando um novo kit de desenvolvimento de software em versão prévia que se integra diretamente ao PyTorch. O SDK possui um compilador Triton, uma biblioteca de kernel otimizada e acesso à Neural Programming Language para controle de hardware de baixo nível. Ele também inclui um simulador e uma calculadora de custos que permitem aos engenheiros modelar o desempenho e a eficiência no início do ciclo de vida do desenvolvimento de software. O co-desenvolvimento antes do silício permitiu que os modelos fossem executados em hardware físico poucos dias após a chegada, reduzindo os tempos de implantação de racks em datacenters em mais pela metade comparado a programas de infraestrutura anteriores.
Perguntas e respostas
Como o Microsoft Maia 200 reduz os custos de inferência de IA no Azure?
O acelerador reduz as despesas de inferência ao entregar um desempenho por dólar 30% superior ao hardware mais recente da frota ativa da Microsoft. Ele alcança essa eficiência combinando núcleos de tensor FP4 e FP8, 216GB de memória HBM3e e uma rede de escala vertical baseada em Ethernet que reduz o consumo total de energia e o custo total de propriedade.
Quais são as especificações técnicas do Microsoft Maia 200?
Fabricado no processo de 3nm da TSMC com mais de 140 bilhões de transistores, o acelerador oferece mais de 10 petaFLOPS de computação FP4 e mais de 5 petaFLOPS de computação FP8 a um TDP de 750W. Ele possui 216GB de memória HBM3e a 7 TB/s de largura de banda, 272MB de SRAM e capacidade de rede de escala vertical bidirecional de 2.8 TB/s por chip.
Como o Maia 200 se compara ao Google TPU e ao AWS Trainium?
O acelerador alcança três vezes o rendimento computacional FP4 do hardware Trainium de terceira geração da Amazon. Além disso, seu rendimento computacional FP8 excede o da unidade de processamento de tensor de sétima geração do Google.
A visão da MOZGII
Como nós construiríamos
Se estivéssemos construindo uma arquitetura de inferência em nuvem para grandes modelos de linguagem, focaríamos nos custos de geração de tokens e na largura de banda de memória. Executaríamos modelos FP4 e FP8 em chips customizados conectados por redes Ethernet. O sistema puxaria os pesos do modelo da memória de alta largura de banda enquanto enviaria os prompts recebidos por meio de um mecanismo de acesso direto à memória. As equipes de software adaptariam o código do modelo usando PyTorch e Triton para controlar operações de precisão reduzida.
Alocaríamos operadores de sistema para monitorar a temperatura dos racks e a saturação da rede nas gavetas de servidores. O sistema falharia se a quantização de baixa precisão degradasse a qualidade do resultado ou se os buffers de transporte Ethernet transbordassem durante picos de tráfego. Definiríamos controles rígidos de software para retornar a uma precisão mais alta quando a exatidão caísse abaixo das metas de referência. A única métrica a ser acompanhada seria o custo por milhão de tokens gerados.
Em seguida, criaríamos ferramentas automatizadas de perfilamento de compiladores para analisar o uso de memória do modelo antes da implantação. Também integraríamos fluxos de trabalho de geração de dados sintéticos para treinar modelos especializados menores nos mesmos racks de servidores.
Fontes
De onde vêm os fatos desta matéria.