Microsoft presenta Maia 200 con un 30% más de eficiencia en costos
Microsoft presentó el chip Microsoft Maia 200 el 26 de enero de 2026, lanzando su más reciente acelerador de silicio personalizado diseñado específicamente para la inferencia de inteligencia artificial. Fabricado con un proceso de 3 nanómetros, el nuevo hardware impulsa modelos de lenguaje de gran tamaño en los centros de datos de Azure. Para los operadores empresariales que ejecutan cargas de trabajo de IA generativa, el chip reduce los gastos de hardware al ofrecer un 30% más de rendimiento por dólar que el hardware previo más potente de la flota en la nube de Microsoft.
Qué significa la reducción de costos de Azure Maia 200 para la infraestructura en la nube
La reducción de costos de Azure Maia 200 ofrece a los clientes empresariales y servicios internos una mejora del 30% en rendimiento por dólar en comparación con el hardware más reciente que opera en los centros de datos de la empresa. Diseñado específicamente para optimizar la economía de la generación de tokens de IA, el acelerador gestiona exigentes cargas de trabajo de IA generativa en las plataformas en la nube de Microsoft. El silicio personalizado impulsará modelos de inteligencia artificial como GPT-5.2 de OpenAI, al tiempo que alimentará servicios dentro de Microsoft Foundry y Microsoft 365 Copilot. Los equipos internos también están aprovechando el hardware. El grupo Microsoft Superintelligence utiliza el sistema para la generación de datos sintéticos y el aprendizaje por refuerzo, acelerando la generación y filtrado de datos de entrenamiento específicos de dominio para el desarrollo de modelos posteriores.
Detalles técnicos y especificaciones del nuevo acelerador de inferencia
Las especificaciones del Microsoft Maia 200 cuentan con un proceso de fabricación TSMC de 3 nanómetros que contiene más de 140 mil millones de transistores operando dentro de una envolvente de potencia de diseño térmico de 750 vatios. Diseñado para computación de baja precisión, cada chip ofrece más de 10 petaFLOPS de rendimiento FP4 con precisión de 4 bits y más de 5 petaFLOPS de rendimiento FP8 con precisión de 8 bits. Para eliminar cuellos de botella en la transferencia de datos, el subsistema de memoria integra 216 GB de memoria HBM3e que proporciona 7 TB/s de ancho de banda junto con 272 MB de SRAM en el chip. El movimiento de datos se acelera aún más mediante un motor de acceso directo a memoria especializado y una red en chip adaptada para tipos de datos de precisión estrecha.
Cómo se compara Maia 200 vs Trainium 3 en las pruebas de referencia de hardware de IA
En las pruebas de rendimiento, la comparación Maia 200 vs Trainium 3 muestra que el chip de Microsoft ofrece tres veces el rendimiento de cómputo FP4 del acelerador de tercera generación de Amazon. El nuevo procesador también logra un mayor rendimiento de cómputo FP8 de precisión de 8 bits que la Unidad de Procesamiento Tensor (TPU) de séptima generación de Google. Según Microsoft, estos resultados posicionan al dispositivo como el silicio propio con mayor rendimiento desplegado por cualquier proveedor de nube a hiperescala. Al adaptar los núcleos de cómputo y la jerarquía de memoria específicamente a la generación de tokens, la arquitectura logra una utilización sostenida del hardware más alta en despliegues de modelos a gran escala.
Cómo se escala la arquitectura Maia 200 en TSMC 3nm en los centros de datos
La arquitectura Maia 200 en TSMC 3nm combina un diseño de silicio personalizado con una red de ampliación vertical (scale-up) de dos niveles construida sobre Ethernet estándar. En lugar de depender de redes de interconexión propietarias, el sistema utiliza un protocolo de transporte personalizado y tarjetas de interfaz de red integradas para reducir los costos generales de despliegue. Cada chip proporciona 2.8 TB/s de ancho de banda bidireccional dedicado para ampliación vertical. Dentro de las bandejas de servidores, cuatro aceleradores se conectan mediante enlaces directos sin conmutador para mantener la comunicación de alto ancho de banda a nivel local. La capa de transporte unificada permite un escalado fluido entre nodos y racks hasta clústeres de 6,144 chips. El hardware inicial está desplegado en la región de centros de datos de US Central cerca de Des Moines, Iowa, y la siguiente expansión está planificada para la región US West 3 cerca de Phoenix, Arizona.
Cómo los desarrolladores programan cargas de trabajo de inferencia en el chip personalizado de IA de Microsoft
Los desarrolladores optimizan la inferencia en el chip personalizado de IA de Microsoft mediante un nuevo kit de desarrollo de software (SDK) en versión preliminar que se integra directamente con PyTorch. El SDK cuenta con un compilador Triton, una biblioteca de kernels optimizada y acceso al lenguaje Neural Programming Language para un control de hardware de bajo nivel. También incluye un simulador y una calculadora de costos que permiten a los ingenieros modelar el rendimiento y la eficiencia en etapas tempranas del ciclo de vida del desarrollo de software. El codesarrollo previo al silicio permitió que los modelos se ejecutaran en hardware físico a los pocos días de su llegada, reduciendo a más de la mitad los tiempos de despliegue en racks de centros de datos en comparación con programas de infraestructura anteriores.
Preguntas y respuestas
¿Cómo reduce Microsoft Maia 200 los costos de inferencia de IA en Azure?
El acelerador reduce los gastos de inferencia al ofrecer un 30% más de rendimiento por dólar que el hardware más reciente de la flota activa de Microsoft. Logra esta eficiencia combinando núcleos tensoriales FP4 y FP8, 216 GB de memoria HBM3e y una red de ampliación basada en Ethernet que reduce el consumo de energía general y el costo total de propiedad.
¿Cuáles son las especificaciones técnicas de Microsoft Maia 200?
Fabricado con el proceso de 3 nm de TSMC y con más de 140 mil millones de transistores, el acelerador proporciona más de 10 petaFLOPS de cómputo FP4 y más de 5 petaFLOPS de cómputo FP8 con un TDP de 750 W. Cuenta con 216 GB de memoria HBM3e con un ancho de banda de 7 TB/s, 272 MB de SRAM y una capacidad de red de ampliación bidireccional de 2.8 TB/s por chip.
¿Cómo se compara Maia 200 con Google TPU y AWS Trainium?
El acelerador logra tres veces el rendimiento de cómputo FP4 del hardware Trainium de tercera generación de Amazon. Además, su rendimiento de cómputo FP8 supera al de la Unidad de Procesamiento Tensor de séptima generación de Google.
La visión de MOZGII
Cómo lo construiríamos
Si diseñáramos una arquitectura de inferencia en la nube para modelos de lenguaje grandes, nos enfocaríamos en los costos de generación de tokens y en el ancho de banda de memoria. Ejecutaríamos modelos FP4 y FP8 en chips personalizados conectados por redes Ethernet. El sistema extraería los pesos del modelo de una memoria de alto ancho de banda mientras enviaría las peticiones entrantes a través de un motor de acceso directo a memoria. Los equipos de software adaptarían el código del modelo mediante PyTorch y Triton para controlar las operaciones de precisión reducida.
Asignaríamos operadores del sistema para monitorear la temperatura de los racks y la saturación de la red en las bandejas de servidores. El sistema fallaría si la cuantización de baja precisión degrada la calidad de salida o si los búferes de transporte Ethernet se desbordan durante picos de tráfico. Estableceríamos controles de software estrictos para volver a una mayor precisión cuando la exactitud caiga por debajo de los objetivos base. La única métrica para vigilar sería el costo por millón de tokens generados.
Luego, construiríamos herramientas automatizadas de perfilado de compiladores para analizar el uso de memoria del modelo antes de su despliegue. También integraríamos flujos de trabajo de generación de datos sintéticos para entrenar modelos especializados más pequeños en los mismos racks de servidores.
Fuentes
De dónde salen los datos de esta nota.