Microsoft dévoile le Maia 200 avec un gain d'efficacité de 30 %
Microsoft a dévoilé le Microsoft Maia 200 le 26 janvier 2026, lançant son dernier accélérateur en silicium sur mesure spécialement conçu pour l'inférence en intelligence artificielle. Gravé selon un procédé en 3 nanomètres, ce nouveau matériel alimente les grands modèles linguistiques dans les centres de données Azure. Pour les entreprises qui exploitent des charges de travail d'IA générative, la puce réduit les dépenses matérielles en offrant un rapport performance-prix supérieur de 30 % par rapport au matériel le plus puissant de la flotte cloud de Microsoft.
Ce que la réduction des coûts avec Azure Maia 200 apporte à l'infrastructure cloud
La réduction des coûts offerte par Azure Maia 200 garantit aux clients entreprises et aux services internes une amélioration de 30 % du rapport performance-prix par rapport au matériel le plus récent actuellement déployé dans les centres de données du groupe. Spécifiquement conçu pour optimiser l'économie de la génération de tokens d'IA, cet accélérateur gère les charges de travail d'IA générative les plus exigeantes sur les plateformes cloud de Microsoft. Ce composant sur mesure alimentera des modèles d'intelligence artificielle comme GPT-5.2 d'OpenAI, tout en animant les services de Microsoft Foundry et Microsoft 365 Copilot. Les équipes internes exploitent également cette puce. Le groupe Microsoft Superintelligence utilise le système pour la génération de données synthétiques et l'apprentissage par renforcement, accélérant ainsi la création et le filtrage de données d'entraînement spécialisées pour le développement de modèles en aval.
Caractéristiques techniques et spécifications du nouvel accélérateur d'inférence
Les spécifications du Microsoft Maia 200 mettent en avant un procédé de fabrication en 3 nanomètres chez TSMC, regroupant plus de 140 milliards de transistors pour une enveloppe thermique de 750 watts. Conçue pour le calcul à faible précision, chaque puce fournit plus de 10 pétaFLOPS de performance en précision FP4 sur 4 bits et plus de 5 pétaFLOPS en précision FP8 sur 8 bits. Afin d'éliminer les goulots d'étranglement lors du transfert de données, le sous-système mémoire intègre 216 Go de mémoire HBM3e offrant une bande passante de 7 To/s, appuyée par 272 Mo de mémoire SRAM intégrée. Le déplacement des données est encore accéléré par un moteur d'accès direct à la mémoire dédié et par un réseau sur puce personnalisé, adapté aux types de données à faible précision.
Comparatif Maia 200 vs Trainium 3 sur les bancs d'essai matériels d'IA
Lors des tests de performance, la comparaison Maia 200 vs Trainium 3 montre que le composant de Microsoft fournit un débit de calcul en FP4 trois fois supérieur à celui de l'accélérateur de troisième génération d'Amazon. Le nouveau processeur surpasse également en calcul FP8 sur 8 bits l'unité de traitement tensoriel (TPU) de septième génération de Google. Selon Microsoft, ces résultats font de ce composant le silicium propriétaire le plus performant déployé par un fournisseur de cloud hyperscale. En adaptant spécifiquement les cœurs de calcul et la hiérarchie mémoire à la génération de tokens, l'architecture garantit une utilisation matérielle soutenue plus élevée lors des déploiements de modèles à grande échelle.
Comment l'architecture du Maia 200 gravée en 3nm par TSMC évolue dans les centres de données
L'architecture du Maia 200 sur le procédé 3nm de TSMC associe une conception matérielle personnalisée à un réseau d'extension à deux niveaux reposant sur le standard Ethernet. Au lieu de s'appuyer sur des réseaux d'interconnexion propriétaires, le système utilise un protocole de transport sur mesure et des cartes réseau intégrées afin de réduire les coûts globaux de déploiement. Chaque puce offre une bande passante d'extension bidirectionnelle dédiée de 2,8 To/s. À l'intérieur des châssis de serveurs, quatre accélérateurs sont reliés par des liaisons directes sans commutateur pour maintenir locales les communications à haut débit. La couche de transport unifiée permet une mise à l'échelle transparente entre les nœuds et les baies, jusqu'à des grappes de 6 144 puces. Le matériel initial est déployé dans la région de centres de données US Central près de Des Moines dans l'Iowa, avant une extension prévue dans la région US West 3 près de Phoenix en Arizona.
Comment les développeurs programment les charges d'inférence sur la puce IA sur mesure de Microsoft
Les développeurs optimisent l'inférence sur la puce IA sur mesure de Microsoft grâce à un nouveau kit de développement logiciel en aperçu qui s'intègre directement avec PyTorch. Le SDK comprend un compilateur Triton, une bibliothèque de noyaux optimisée et un accès au Neural Programming Language pour un contrôle matériel à bas niveau. Il inclut également un simulateur et un calculateur de coûts permettant aux ingénieurs de modéliser les performances et l'efficacité dès le début du cycle de développement logiciel. Le co-développement pré-silicium a permis d'exécuter des modèles sur le matériel physique quelques jours seulement après sa livraison, réduisant de plus de moitié les délais de déploiement en baie par rapport aux programmes d'infrastructure précédents.
Questions et réponses
Comment le Microsoft Maia 200 réduit-il les coûts d'inférence IA sur Azure ?
L'accélérateur réduit les dépenses d'inférence en offrant un rapport performance-prix supérieur de 30 % par rapport au matériel le plus récent de la flotte active de Microsoft. Il parvient à cette efficacité en associant des cœurs tensoriels FP4 et FP8, 216 Go de mémoire HBM3e et un réseau d'extension Ethernet qui diminue la consommation énergétique globale et le coût total de possession.
Quelles sont les caractéristiques techniques du Microsoft Maia 200 ?
Gravé en 3 nm par TSMC avec plus de 140 milliards de transistors, l'accélérateur fournit plus de 10 pétaFLOPS en calcul FP4 et plus de 5 pétaFLOPS en calcul FP8 pour un TDP de 750 W. Il dispose de 216 Go de mémoire HBM3e avec une bande passante de 7 To/s, de 272 Mo de SRAM et d'une capacité réseau d'extension bidirectionnelle de 2,8 To/s par puce.
Comment le Maia 200 se compare-t-il aux TPU de Google et aux Trainium d'AWS ?
L'accélérateur affiche un débit de calcul en FP4 trois fois supérieur à celui du matériel Trainium de troisième génération d'Amazon. De plus, sa puissance de calcul en FP8 surpasse celle de l'unité de traitement tensoriel de septième génération de Google.
Le regard de MOZGII
Comment nous le construirions
Si nous concevions une architecture d'inférence dans le nuage pour de grands modèles linguistiques, nous nous concentrerions sur le coût de génération des jetons et la bande passante mémoire. Nous exécuterions des modèles FP4 et FP8 sur des puces sur mesure reliées par des réseaux Ethernet. Le système extrairait les poids du modèle depuis une mémoire à large bande passante tout en envoyant les requêtes entrantes via un moteur d'accès direct à la mémoire. Les équipes logicielles adapteraient le code des modèles avec PyTorch et Triton pour contrôler les opérations à précision réduite.
Nous chargerions des opérateurs système de surveiller la température des baies et la saturation du réseau sur l'ensemble des tiroirs de serveurs. Le système flancherait si la quantification à faible précision dégradait la qualité des résultats ou si les tampons de transport Ethernet débordaient lors des pics de trafic. Nous établirions des contrôles logiciels stricts pour revenir à une précision plus élevée dès que l'exactitude passerait sous les objectifs de référence. L'unique indicateur à suivre serait le coût par million de jetons générés.
Ensuite, nous concevrions des outils automatisés de profilage par compilateur pour analyser l'occupation mémoire des modèles avant leur déploiement. Nous intégrerions également des flux de travail de génération de données synthétiques pour entraîner des modèles spécialisés plus petits sur ces mêmes baies de serveurs.
Sources
D’où viennent les faits de cet article.